英特爾Agilex 7 FPGA R-Tile現(xiàn)已量產(chǎn),為CPU提供行業(yè)領(lǐng)先帶寬_即時(shí)看
在技術(shù)創(chuàng)新的推動(dòng)下,從邊緣計(jì)算到云的新連接和處理模型也在高速發(fā)展,隨之而來的,則是對靈活硬件解決方案與日俱增的需求。隨著市場上對帶寬的要求不斷增加,對更快、更靈活的設(shè)備的需求也日益迫切。而于近期推出的英特爾Agilex 7 FPGA R-Tile,憑借其高帶寬接口和靈活的可編程邏輯,能夠滿足行業(yè)發(fā)展需求。目前,基于R-Tile的英特爾Agilex 7 FPGA正在量產(chǎn)。
近年來,F(xiàn)PGA加速器在市場上的應(yīng)用率穩(wěn)步增長,而隨著配備R-Tile的FPGA的推出,更高性能的加速器也隨之而來。FPGA加速器可以將任務(wù)從主機(jī)CPU卸載,釋放CPU核心并減少總功耗,實(shí)現(xiàn)總擁有成本(TCO)的節(jié)省。如您作為最終用戶、IT專家或云服務(wù)提供商,且尚未探索使用FPGA加速器,現(xiàn)在則是一個(gè)良好的嘗試時(shí)機(jī)。
(資料圖片僅供參考)
●使用FPGA加速器的云服務(wù)提供商可以支持更多用戶,并釋放更多CPU核心給更多的用戶,從而獲得更多服務(wù)收入。
●利用FPGA加速器的原始設(shè)備制造商可以節(jié)省成本并減少功耗。
英特爾Agilex 7 FPGA產(chǎn)品系列已應(yīng)需設(shè)計(jì)以滿足市場要求,而且基于R-Tile的版本已經(jīng)開始量產(chǎn)。
英特爾Agilex 7 FPGA采用了異構(gòu)多芯片架構(gòu),其中位于中心位置的FPGA芯片與收發(fā)器芯粒通過英特爾的嵌入式多芯片互連橋接(EMIB)封裝技術(shù)相連。每個(gè)芯粒或區(qū)塊都是一個(gè)小型集成電路芯片,包含一組明確定義的硬化功能子集。這些芯粒使得成本高效的,封裝內(nèi)部高密度互連異構(gòu)芯片成為現(xiàn)實(shí)。通過采用異構(gòu)多芯片架構(gòu)和芯粒的設(shè)計(jì),英特爾能夠在單個(gè)設(shè)備中提供多樣化的功能和靈活性,以滿足不同應(yīng)用的需求。這種方法消除了使用多個(gè)設(shè)備進(jìn)行連接的需要,簡化了系統(tǒng)設(shè)計(jì)和集成的復(fù)雜性,并提供了更高的可擴(kuò)展性和性能。
諸多英特爾Agilex 7 FPGA封裝組合中都包含了R-Tile芯粒,旨在與高性能CPU連接時(shí)可提供行業(yè)領(lǐng)先的帶寬。R-Tile芯粒結(jié)合了PCIe 5.0 x 16和CXL 1.1/2.0的硬化知識(shí)產(chǎn)權(quán)(IP)塊和軟件IP代碼,為網(wǎng)絡(luò)、云計(jì)算、數(shù)據(jù)中心、科學(xué)計(jì)算等諸多領(lǐng)域提供了高度靈活的解決方案。如下是R-Tile支持的關(guān)鍵技術(shù)特性列表:
英特爾Agilex 7 FPGA與R-Tile模塊的圖解
| R-Tile特性(每個(gè)區(qū)塊) | 描述 |
| PCle 5.0 x16 Up to32GT/sper lane 1x16EP/RP 2x8EP/RP 4 x4 RP 端點(diǎn)(EP)Root Port(RP)PIPE直接事務(wù)層旁路/切換選項(xiàng) 虛擬化&確切時(shí)間選項(xiàng) | 靈活的、多功能的PCIe 5.0硬化IP模塊,允許您在高性能FPGA設(shè)計(jì)中創(chuàng)建端點(diǎn)、根端口、交換機(jī)或定制的PCIe接口。 Intel Agilex 7 FPGA R-Tile是唯一具備完整的50x16數(shù)據(jù)速率且符合PCI-SIG標(biāo)準(zhǔn)的設(shè)備。 |
| CXL1.1/2.0x16 Up to 32 GT/s per lane 1x16 EP Supports CXL Type1 Type2 with DCOH and Type 3. | 這是FPGA行業(yè)中首款具有CXL硬化IP的設(shè)備,可以以全速率管理鏈接并預(yù)處理CXL數(shù)據(jù)包。軟件協(xié)議IP管理CXL事務(wù)層功能。圖形用戶界面(GUI)允許進(jìn)行以下自定義操作: ●cxl.io、cxl.cache和cxl.mem接口 ●允許插入增值加速功能(如定制的壓縮/解壓縮算法) ●創(chuàng)新的主機(jī)管理設(shè)備內(nèi)存(HDM)功能 與第四代英特爾至強(qiáng)可擴(kuò)展處理器進(jìn)行了廣泛的驗(yàn)證和互操作性測試。CXL認(rèn)證待定,將在Compute Express Link協(xié)會(huì)的活動(dòng)中進(jìn)行。 預(yù)計(jì)支持選定的CXL 2.0功能,待驗(yàn)證、互操作性測試和與未來CPU的合格性確認(rèn)后提供支持。 |
英特爾Agilex 7 FPGA R-Tile關(guān)鍵特性
符合量產(chǎn)要求的R-Tile版本標(biāo)志著英特爾Agilex 7 FPGA I系列設(shè)備中四種不同封裝下的七種邏輯密度的器件進(jìn)入量產(chǎn)階段。這樣一來,客戶就能夠在他們的新設(shè)計(jì)中充分利用英特爾Agilex7 FPGA提供的性能和功耗領(lǐng)先優(yōu)勢。基于英特爾10納米工藝技術(shù),英特爾Agilex 7 FPGA可編程邏輯和R-Tile芯粒充分利用英特爾強(qiáng)大的供應(yīng)鏈優(yōu)勢,以及先進(jìn)的制造和測試能力,能夠在標(biāo)準(zhǔn)交貨期內(nèi)提供量產(chǎn)解決方案。一旦英特爾Agilex7 FPGA M系列R-Tile的樣品過渡到量產(chǎn)階段,將具備更多設(shè)備密度和封裝選項(xiàng)。
將R-Tile的功能與其他的英特爾Agilex 7 FPGA芯粒(如最近發(fā)布的F-Tile)相結(jié)合,可以創(chuàng)建出適用于下一代加速器(如SmartNIC、IPU和計(jì)算存儲(chǔ)解決方案)的靈活高性能FPGA。
英特爾(Intel)酷睿 13代 CPU處理器 臺(tái)式機(jī) 原盒 13代 i7-13700KF【16核24線程】
進(jìn)入購買
關(guān)鍵詞:
2023-05-25 18:47:32
2023-05-25 18:47:13
2023-05-25 18:39:05
2023-05-25 17:53:55
2023-05-25 17:48:04
2023-05-25 17:46:15
2023-05-25 17:45:14
2023-05-25 17:42:39
2023-05-25 17:33:51
2023-05-25 17:31:27
2023-05-25 16:57:27
2023-05-25 16:54:54
2023-05-25 16:49:49
2023-05-25 16:34:19
2023-05-25 16:02:42
2023-05-25 16:00:31
2023-05-25 15:45:01
2023-05-25 15:42:29
2023-05-25 15:40:25
2023-05-25 15:39:55
2023-05-25 15:35:22
2023-05-25 15:09:25
2023-05-25 14:51:25
2023-05-25 14:44:24
2023-05-25 14:41:58
2023-05-25 13:56:47
2023-05-25 13:54:03
2023-05-25 13:51:59
2023-05-25 13:51:05
2023-05-25 13:51:00
2023-05-25 13:50:16
2023-05-25 13:49:46
2023-05-25 13:49:31
2023-05-25 13:39:13
2023-05-25 13:35:46
2023-05-25 13:35:37
2023-05-25 13:22:51
2023-05-25 12:47:04
2023-05-25 12:40:18
2023-05-25 12:39:59
2023-05-25 12:39:34
2023-05-25 12:36:48
2023-05-25 12:08:12
2023-05-25 11:53:57
2023-05-25 11:51:12
2023-05-25 11:46:30
2023-05-25 11:41:38
2023-05-25 11:20:48
2023-05-25 10:47:03
2023-05-25 10:42:01
2023-05-25 10:33:54
2023-05-25 10:17:45
2023-05-25 09:29:34
2023-05-25 08:52:18
2023-05-25 08:49:40
2023-05-25 08:49:17
2023-05-25 08:49:11
2023-05-25 08:46:34
2023-05-25 08:44:56
2023-05-25 08:41:00
2023-05-25 08:36:45
2023-05-25 08:29:18
2023-05-25 07:37:19
2023-05-25 07:04:04
2023-05-25 06:57:44
2023-05-25 06:56:52
2023-05-25 06:44:20
2023-05-25 06:41:22
2023-05-25 06:35:22
2023-05-25 05:43:58
2023-05-25 04:40:04
2023-05-25 03:20:58
2023-05-25 02:21:36
2023-05-25 01:58:15
2023-05-25 01:00:02
2023-05-24 23:47:05
2023-05-24 23:04:47
2023-05-24 22:47:51
2023-05-24 22:43:49
2023-05-24 22:36:06
2023-05-24 21:52:57
2023-05-24 20:56:08
2023-05-24 20:55:59
2023-05-24 20:53:35
2023-05-24 20:50:27
2023-05-24 20:49:48
2023-05-24 19:55:27
2023-05-24 19:53:25
2023-05-24 19:52:46
2023-05-24 19:48:42
2023-05-24 19:47:40
2023-05-24 19:42:25
2023-05-24 19:40:02
2023-05-24 18:57:19
2023-05-24 18:55:34
2023-05-24 18:52:18
2023-05-24 18:51:20
2023-05-24 18:47:44
相關(guān)新聞